sábado, 27 de noviembre de 2010

Diferencia entre los tipos de Flip-Flop y Latch

Diferencia entre los tipos de fl¡p-flop y latch
Latches y Flip-flops
Los dos tipos de memoria comúnmente utilizados en los circuitos de conmutación son los latches y los flip-flops.
         Un latch es un elemento de memoria cuyas señales de entrada de excitación controlan el estado del dispositivo.
         Un flip-flop difiere de un latch por el hecho de que tiene una señal de control llamada reloj. La señal de reloj emite una instrucción al flip-flop permitiéndole cambiar de estado de acuerdo con las señales de entrada de excitación. En los latches y los flip-flops, el siguiente estado queda determinado por las entradas de excitación.
         Un latch cambia de estado de inmediato, según sus señales de excitación  de entrada, mientras que un flip-flop espera la señal de su reloj antes de cambiar de estado.

Latch SR
El más simple latch lógico es el SR, donde R y S permanecen en estado 'reset' y 'set'. El latch es construido mediante la interconexión retroalimentada de puertas lógicas NOR, o bien de puertas lógicas NAND.
El funcionamiento del latch es el siguiente:
         La entrada R activa (1) realiza un RESET del latch (pone la salida a 0).
         La entrada S activa (1) realiza un SET del latch (pone la salida a 1 ).
         Si las entradas están desactivadas (R=0 y S=0) la salida del latch no cambia
         Si se activan las dos entradas (R=1 y S=1) el circuito no funciona correctamente

Fig. 1 Símbolo y diagrama lógico del latch R-S



Entradas de
 excitación
Estado
actual
Estado
siguiente
S
R
Q
Q
Q*
0
0
Ningún cambio
0
1
0
1
0  Reset
1
0
1
0
1  Set
1
1
X  No permitido


Latch R-S con entrada de habilitación
El diagrama lógico de un latch con entrada de habilitación se muestra en la Figura 2. Las entradas S y R controlan el estado al que va a cambiar el latch cuando se aplica un ‘1’ en la entrada de habitación (E, enable). El latch no cambiará de estado hasta que la entrada E esté a nivel alto. Esta tercera entrada (E) permite habilitar o inhibir las acciones del resto de entradas.

Fig. 2. Diagrama y tabla característica del latch R-S

Latch D con entrada de habilitación
Existe otro tipo de latch con entrada de habilitación que se denomina latch D. Se diferencia del latch S-R en que sólo tiene una entrada (D), además de la de habilitación (E).
Cuando la habilitación (E) está activa la salida Q toma el valor de la entrada D, y cuando está desactiva, la salida permanece en su estado anterior. Este dispositivo también es conocido como báscula D transparente y se emplea para almacenar un bit de información.

Fig. 3. Diagrama y tabla característica del latch D

Flip-Flop
El flip-flop es un circuito lógico biestable, es decir posee dos estados estables, denominados SET (1 o activación) y RESET (0 o desactivación).  Los flip-flops se implementan con puertas lógicas y son los bloques básicos de construcción de contadores, registros y otros circuitos de control secuencial. También se emplean en ciertos tipos de memorias.
Flip-Flop maestro-esclavo
Un flip-flop maestro-esclavo se construye con dos FF, uno sirve de maestro y otro de esclavo. Durante la subida del pulso de reloj se habilita el maestro y se deshabilita el esclavo. La información de entrada es transmitida hacia el FF maestro.  Cuando el pulso baja nuevamente a cero se deshabilita el maestro lo cual evita que lo afecten las entradas externas y se habilita el esclavo. Entonces el esclavo pasa al el mismo estado del maestro. El comportamiento del flip-flop maestro-esclavo hace que los cambios de estado coincidan con la transición del flanco negativo del pulso.

 
Flip-Flop disparado por flanco
Otro tipo de FF que sincroniza el cambio de estado durante la transición del pulso de reloj es el flip flop disparado por flanco. Cuando la entrada de reloj excede un nivel de umbral específico, las entradas son aseguradas y el FF no se ve afectado por cambios adicionales en las entradas hasta tanto el pulso de reloj no llegue a cero y se presente otro pulso.
Algunos FF cambian de estado en la subida del pulso de reloj, y otros en el flanco de bajada. Los primeros se denominaran Flip flop disparados por flanco positivo y los segundos Flip flops disparados por flanco negativo. La distinción entre unos y otros se indicará con la presencia o ausencia de una negación en la entrada de reloj como se muestra en la figura 5.

 Fig. 5. Flip-Flop disparado por flanco

Flip Flop tipo S-R
La operación del FF S-R disparado por flanco es similar a la operación analizada anteriormente, el cambio de estado se efectúa en el flanco ascendente del pulso de reloj. El estado S=R=1 sigue siendo un estado prohibido.
La tabla resume el comportamiento del FF tipo S-R disparado por flanco positivo.

 Fig. 6. Tabla característica y diagrama de tiempos del Flip-Flop  S-R

Flip Flop tipo J K
La operación de un FF tipo J K es muy similar a la de un FF S-R. La entrada J es la equivalente a la entrada S de un flip-flop R-S y la entrada K, al equivalente a la entrada R. La única diferencia es que no tiene un estado invalido. Para la condición J=K=1 el FF complementa el estado presente.
La tabla característica de la tabla 7 resume el comportamiento del FF tipo J K disparado por flanco positivo.

 Fig. 7. Tabla característica del FF Jk

Flip Flop tipo D
Su comportamiento es similar al del latch D descrito con anterioridad, la salida del flipflop tipo D se igualará a la entrada en el instante en el que se produzca el flanco ascendente o descendente de la señal de reloj (CLK).

 Fig. 8. Tabla característica del FF tipo D

Flip Flop tipo T
Solo posee una entrada además de la del reloj. Se le denomina “trigger o toggle, disparador o alternancia". La función de este dispositivo consiste en cambiar (alternar) su estado con cada transición en sentido negativo de su señal de entrada de exitación.  Si hay un 0 en la entrada T, cuando se aplica el pulso de reloj la salida mantiene el valor del estado presente. Si hay un 1 se complementa

 Fig. 9. Tabla característica del FF tipo T

En general

Los circuitos latch se utilizan principalmente en situaciones en las que los datos se capturan desde lineas de señal y se guardan. El latch SR simple captura pulsos aleatorios en sus entradas S y R, pues cada pulso establece o reestablece el estado del latch. Los latches SR y D con compuertas cambian de estado solo durante los instantes en que está habilitado el latch. Por tanto los latches se utilizan para capturar datos que llegan y se estabilizan antes del final de un pulso de activación.
Los flip-flops se utilizan principalmente para diseños de circuitos secuenciales en donde todos los cambios de estado deben sincronizarse con las transiciones de una señal de reloj. La mayor parte de estos circuitos utilizan flip-flops JK o D, según cual de ellos necesite el menor numero de compuertas para obtener las entradas de excitación para el diseño dado. Los flip-flop SR se utilizan poco, ya que los flip-flops JK proporcionan los mismos modos de operación y añaden el modo de alternancia, lo que elimina el problema de evitar la condición S = R = 1. los flip-flops T se utilizan principalmente en el diseño de contadores.



Analisis y diseño de circuitos lógicos digitales, Victor P. Nelson

9 comentarios: